PAT-NO:

JP408037276A

DOCUMENT-IDENTIFIER:

JP 08037276 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE COMPOSITE

LEAD FRAME

PUBN-DATE:

February 6, 1996

INVENTOR-INFORMATION:

NAME

TANABE, SABURO

INT-CL (IPC): H01L023/50

ABSTRACT:

PURPOSE: To prevent inner leads from getting out of place or being displaced

by a method wherein an insulating adhesive tape is pasted on the one side of a

semiconductor chip mounting region and the semiconductor chip mounting region,

and the tips of the inner leads are punched off together with the insulating $% \left(1\right) =\left(1\right) +\left(1\right$

adhesive tape by punching. (

CONSTITUTION: An insulating adhesive tape 9 is pasted on the one side of a

lead frame covering an inner leads
mounting region
2 and a semiconductor chip

1. Then, the tips of the inner leads 2 are cut off from the semiconductor chip

mounting region 1 by punching, the insulating tape 9 pasted on the $\underline{\text{lead frame}}$

is cut off concurrently, the tips of the inner leads 2 are formed, and a

semiconductor chip mounting region 1 is removed by blanking. By this setup,

the insulating adhesive <u>tape 9 is cut off in alignment with the tips</u> of the

inner leads 2 and restrained from getting out of place together with the inner

leads 2 and protruding into the semiconductor chip mounting region 1. Thus, a

<u>lead frame with inner leads</u> excellent in positional accuracy can be obtained.

COPYRIGHT: (C) 1996, JPO

----- KWIC -----

Abstract Text - FPAR (1):

PURPOSE: To prevent inner leads from getting out of place or being displaced

by a method wherein an insulating adhesive tape is pasted on the one side of a

lead frame covering the inner leads
periphery of a

semiconductor chip mounting region and the semiconductor chip mounting region,

and the tips of the inner leads are punched off together with the insulating $% \left(1\right) =\left(1\right) +\left(1\right$

adhesive tape by punching.

Abstract Text - FPAR (2):

CONSTITUTION: An insulating adhesive tape 9 is pasted on the one side of a

lead frame covering an inner leads 2 and a semiconductor chip
mounting region

1. Then, the tips of the inner leads 2 are cut off from the semiconductor chip

mounting region 1 by punching, the insulating tape 9 pasted on the lead frame

is cut off concurrently, the tips of the inner leads 2 are formed, and a

semiconductor chip mounting region 1 is removed by blanking. By this setup,

the insulating adhesive tape 9 is cut off in alignment with the tips of the

inner leads 2 and restrained from getting out of place together with the inner

leads 2 and protruding into the semiconductor chip mounting region 1. Thus, a

<u>lead frame with inner leads</u> excellent in positional accuracy can be obtained.

12/9/04, EAST Version: 2.0.1.4

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出顧公開番号

特開平8-37276

(43)公開日 平成8年(1996)2月6日

(51) Int.Cl.⁸

識別記号

FΙ

技術表示箇所

H01L 23/50

Y

F

審査請求 未請求 請求項の数2 FD (全 4 頁)

(21)出願番号

(22)出願日

特願平6-193738

(71) 出願人 000144038

株式会社三井ハイテック

% (**32**) (₽

福岡県北九州市八幡西区小嶺2丁目10-1

(72)発明者 田辺 三郎

北九州市八幡西区小嶺2丁目10番1号 株

式会社三井ハイテック内


平成6年(1994)7月25日

(54) 【発明の名称】 半導体装置用複合リードフレームの製造方法

(57)【要約】

【目的】 インナーリードに絶縁性接着テープを位置ズレなくきっちり貼着し、またリードに片寄りなどの変形が生ぜず短絡等の不都合がない絶縁性接着テープ付きの、また放熱板を設けた複合リードフレームを得る。

【構成】 半導体チップ設置領域の周りにインナーリードに続いてアウターリードが形成され、前記インナーリードの片面に絶縁性接着テープを貼着したリードフレームの製造方法において、前記半導体チップ設置領域外周に接続して形成したインナーリードから半導体チップ設置領域を含んで絶縁性接着テープを貼着し、前記インナーリードの先端と絶縁性接着テープを同時に打抜きする複合リードフレームの製造方法にある。さらに、インナーリードに枠状に抜き残し貼着した絶縁性接着テープを介して放熱板が前記半導体チップ設置領域を含んで設けられる半導体装置用複合リードフレームの製造方法である。



【特許請求の範囲】

【請求項1】 半導体チップ設置領域の周りにインナー リードに続いてアウターリードが形成され、前記インナ ーリードの片面に絶縁性接着テープを貼着したリードフ レームの製造方法において、前記半導体チップ設置領域 外周に接続して形成したインナーリードから半導体チッ プ設置領域を含む片面に絶縁性接着テープを貼着し、前 記インナーリードの先端と絶縁性接着テープを同時に打 抜き、半導体チップ設置領域を空所としていることを特 徴とする半導体装置用複合リードフレームの製造方法。 【請求項2】 半導体チップ設置領域の周りに形成され たインナーリードに続いてアウターリードが形成され、 前記インナーリードの片面に絶縁性接着テープを貼着し たリードフレームの製造方法において、前記半導体チッ プ設置領域外周に接続して形成したインナーリードから 半導体チップ設置領域を含む片面に絶縁性接着テープを 貼着し、前記インナーリードの先端と絶縁性接着テープ を同時に打抜き、半導体チップ設置領域を空所にし、イ ンナーリードに枠状に抜き残した絶縁件接着テープを介 して放熱板が前記半導体チップ設置領域を含んで設けら れることを特徴とする半導体装置用複合リードフレーム の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はインナーリードの位置精 度の優れた半導体装置用複合リードフレームの製造方法 に関する。

[0002]

【従来の技術】半導体装置は、一般にリードフレームの パッドに半導体チップ(以下 チップという)を接着搭 30 載し、チップ端子とインナーリードをボンディングワイ ヤーで接続し、樹脂等でインナーリード以内の部分をパ ッケージし、当該パッケージから突出しているアウター リードを所定形状に成形して製造される。また、前記パ ッドに代えてリードフレームと別体に形成された半導体 チップ設置板を、絶縁性接着テープ等で接合したものが ある。

【0003】半導体装置はメモリの高集積化、ロジック の多機能化が図られ、また小型にすることを要請されて いる。斯かることから入出力信号ピン数は多数となり、 且つ、その間隔(ピッチ)は狭くなっている。

【0004】一方、半導体装置は信号処理速度の高速化 を強く望まれ、高周波化した信号を処理することになり 使用時において温度が上昇する。温度が高くなると半導 体装置は機能性に悪影響を受けるので温度上昇を抑制す る必要がある。

【0005】半導体装置の温度上昇を抑制する技術とし て、例えば特開昭62-84541号公報のように熱伝 導度の高い銅や銅合金からなる放熱板をパッドの下方に

は別体の放熱板から作り、これをインナーリード部に絶 緑性接着テープ等を介して接合するものがある。

【0006】リードフレームに放熱板あるいは別体のパ ッドを接合する際には、前述のように接着テープや接着 剤が用いられるが、作業性や生産性の点から接着テープ が多用される傾向にある。

【0007】前記接着テープは両面接着タイプで、リー ドパターンが完成されたリードフレームのインナーリー ド部に、当該インナーリード先端から後端を被うように 10 枠状に打抜かれて貼着される。その後、該接着テープを 介して放熱板を接合している。

[0008]

【この発明が解決しようとする課題】前記インナーリー ドへの接着テープの貼着では、リードフレームや接着テ プの送りムラ、カット刃物の切れ味変動等から、位置 ズレが生じ、例えば一方側はインナーリード先端より接 着テープが出て、対向側は接着テープが引っ込むことが ある。また、インナーリードの先端が片寄り状態で接着 されることがあり、酷いときには短絡する。さらに前記 位置ズレでは前述のように接着テープがインナーリード 先端より出るから、半導体チップ搭載平面広さが狭ま り、可及的に大きなチップを搭載したい要求に適切に対 応できない。

【0009】本発明は、インナーリードに絶縁性接着テ −プを位置ズレなくきっちり貼着し、半導体チップ搭載 平面広さを狭めず、またインナーリードに片寄りなどの 変形が生ぜず短絡等の不都合がない絶縁性接着テープ付 き複合リードフレームを得ることを目的とする。さら に、絶縁性接着テープの他面に放熱板あるいはパッドを 兼ねた放熱板を寸法精度よく設けた複合リードフレーム を得ることを他の目的とする。

[0010]

【課題を解決するための手段】本発明の要旨は、半導体 チップ設置領域の周りにインナーリードに続いてアウタ ーリードが形成され、前記インナーリードの片面に絶縁 性接着テープを貼着したリードフレームの製造方法にお いて、半導体チップ設置領域外周に接続して形成した前 記インナーリードから半導体チップ設置領域を含む片面 に絶縁性接着テープを貼着し、インナーリードの先端と 絶縁性接着テープを同時に打抜き、半導体チップ設置領 域を空所にする半導体装置用複合リードフレームの製造 方法にある。他の要旨は、前記インナーリードに貼着し た絶縁性接着テープを介して放熱板が半導体チップ設置 領域を含んで設けられる半導体装置用複合リードフレー ムの製造方法にある。

[0011]

【作用】本発明は、半導体チップ搭載領域外周に接続し てインナーリードを形成し、該インナーリードから半導 体チップ搭載領域を含んで片面に絶縁性接着テープを貼 設けるものがある。また、パッド部をリードフレームと 50 着して、リードの位置及びピッチを所望状態にてインナ

12/9/04, EAST Version: 2.0.1.4

ーリードを固定し、その後、インナーリード先端を絶縁 性接着テープと同時に打抜きするので、両者はともに直 載的に抜かれ位置ズレやリードの短絡は生ぜず寸法精度 がすぐれる。また前記接着テープがインナーリード先端 より出ることがないので半導体チップ搭載平面広さが狭 まらず、限度ギリギリまで活用でき大きなサイズのチッ プを搭載できる。

[0012]

【実施例】次に本発明について1実施例に基づき図面を 参照して詳細に説明する。図面において、1は半導体チ 10 該放熱板12は半導体チップ設置板としても機能する。 ップ設置領域で、その外周に接続してインナーリード2 が形成されている。3は前記インナーリード2に続けて 形成されたアウターリード、4はダムバーである。これ らのリードパターンはプレス法あるいはエッチング法の いずれでも形成できる。

【0013】5は前記インナーリード2の先端部の幅を 拡げたコイニング箇所である。コイニングによりインナ ーリード2は微小ではあるが伸びるので、その変位を吸 収するように図2に示す如く半導体チップ設置領域1の 周縁になる部分とインナーリード2の先端接続部10間 20 る。 に抜き孔6を形成してコイニングするとよい。

【0014】7はサイドレールでガイドホール8が抜か れている。

【0015】9は絶縁性接着テープで、前記インナーリ ード2と半導体チップ設置領域1の片面を被って貼着さ れる。この際、インナーリード2の先端は半導体チップ 設置領域1の外周に、あるいは前記図2のように抜き孔 6を設けたものでは先端接続部10に接続されているの で、ねじれや片寄りなど変位することがない。

【0016】リードフレーム11の半導体チップ設置領 30 域1に、チップを設置し半導体装置として機能させるに は、インナーリード2同士は接続せずにそれぞれ電気的 に独立して、チップとボンディングワイヤー等で接続す る必要がある。また、半導体装置は前述のように信号処 理の高速化により温度が高まるので、放熱し温度上昇を 抑制する必要がある。

【0017】そこで、インナーリード2先端と半導体チ ップ設置領域1の切り離し、及び貼着している絶縁性接 着テープ9の切断を同時に行う。これより図3に示すよ うにインナーリード2は先端が形成され、半導体チップ 40 設置領域1は抜き落とされ空所となる。また、絶縁性接 着テープ9はインナーリード2先端の並びと同一に切ら

れ、インナーリード2との間で位置ズレがなく、前記空 所になった半導体チップ設置領域1に絶縁性接着テープ 9のはみ出しがない。

【0018】而して、インナーリード2は位置精度がす ぐれ、絶縁性接着テープ9との位置ズレのない複合半導 体装置用リードフレームが得られる。

【0019】また、図4に示すように前記インナーリー ド2に貼着した絶縁性接着テープ9を介して空所の半導 体チップ設置領域1を含んで放熱板12が接合される。 このようにして放熱板12を接合した位置精度のすぐれ た複合リードフレームが得られる。

[0020]

【発明の効果】本発明は前述のようであるから、インナ ーリードは位置ズレや変位がなくて寸法精度がすぐれ、 もとより短絡することのない絶縁性接着テープを貼着し た複合リードフレームが製造される。また、絶縁性接着 テープとインナーリードは互いに位置ズレせず、半導体 チップ設置領域が最大限広く使用できる等の効果があ

【図面の簡単な説明】

【図1】本発明の1実施例におけるリードフレームを示

【図2】本発明の1実施例において変わったリードフレ ームを示す図。


【図3】本発明の1実施例におけるリードフレームの側 断面図。

【図4】本発明の他の実施例におけるリードフレームの 側断面図。


【符号の説明】

- 1 半導体チップ設置領域
- 2 インナーリード
- 3 アウターリード
- 4 ダムバー
- 5 コイニング箇所
- 6 抜き孔
- 7 サイドレール
- 8 ガイドホール
- 9 絶縁性接着テープ
- 10 先端接続部
 - 11 リードフレーム
- 12放熱板


【図3】



【図4】



【図1】



【図2】

